Im Rahmen des Folgeprojektes Fast-Open-Switch wurden jene Fehler im Gateware Design behoben, die den Datensatz ursprünglich auf 3 Gbit/sec beschränkt haben. Weiters wurde auch der bis jetzt verwendete proprietäre DDR3 Speichercontroller durch den open source Speichercontroller uberDDR3 ersetzt.

Die Untertstützung 64kB großer Jumbo Datenpakete ist nur durch die 64 Bit breite Anbindung des DDR3 Speichers möglich, in dem die Datenpakete vor ihrer Weiterleitung abgelegt werden.  In diesen temporären Speicher können pro Sekunde 50 Gbit Daten sowol geschrieben as auch gelesen werden. Der 512 bit breite FPGA interne Datenbus stellt eine ausreichende Daten-Durchsatz Kapazität zur Verfügung, dass alle vier 10 GBit Anschlüsse des Ethernet Switch gleichzeitig mit voller Geschwindigkeit betrieben werden können. Durch die Architektur des Switch wäre dies auch bei acht 10 Gbit Ethernet Anschlüssen gewährleistet.

Durch die Verfügbarkeit des Quellcode kann dieses Switch Design um Funktionaltitäten erweitert werden, die z.B. das Testen und Protokollieren der Performance von Ethernet Infrastruktur ermöglicht, Verschlüsselung, Schutz gegen DOS Attacken oder Deep Packet Inspection.

Das temporäre Ablegen der Datenpakete in dem 8 GByte großen Speicher würde es zukünftig auch ermöglichen, verschiedenste Routing Strategien je nach Verbindungstyp zu implementieren, was die Mulitmedia Erfahrung von Internet Nutzern verbessern würde.

Bisher wurde die Veröffentlichung des Performance Test auf Twitter 25 tausend mal aufgerufen und von über 500 Personen geliked, ein Hinweise für die Wichtigkeit dieses Projektes.

Der Zwischenstand beim zweiten Arbeitspaket hat in ein mechanischen Design gemündet, welches es erlaubt, den Switch solwol als Standgerät als auch in einem 19 Zoll Schrank zu verbauen. Es wurden im Rahmen des PCB redeisgn auch kleinere Fehler der ersten Hardware Version behoben.

In einigen Wochen wird die neue Version der Hardware fertig aufgebaut sein und einem ersten Funktionstest unterzogen.