Netidee Blog Bild
Fachartikel bei SECITC 2018 präsentiert
Die Assembler-Implementierung der Hashfunktion SHA-512 wurde bei der IT-Sicherheits-Konferenz SECITC 2018 in Bukarest vorgestellt. (21.11.2018)
Förderjahr 2016 / Projekt Call #11 / ProjektID: 1886 / Projekt: QUASIKOM

Von 8. bis 9. November 2018 fand in Bukarest die 11. Ausgabe der "International Conference on Security for Information Technology and Communications (SECITC)" statt. SECITC is eine der wichtigsten europäischen Konferenzserien im Bereich IT-Sicherheit und umfasst eine weite Themenpalette, die von Kryptografie über Netzwerksicherheit bis zu Trustmanagement reicht. Es gab auch mehrere Präsentationen über Sicherheit im Internet der Dinge (IoT), wobei hier insbesondere der eingeladene Vortrag von Professor Paolo D'Arco von der Universität Salerno zu erwähnen ist, der sich mit "Ultra-Lightweight Authentication Protocols" beschäftigte und somit thematisch relativ nahe am QUASIKOM-Projekt lag. Insgesamt verfolgten ungefähr 100 Teilenehmer die 35 Vorträge, die an den beiden Tagen gehalten wurden.

Am zweiten Tag der Konferenz wurde der im Rahmen des QUASIKOM-Projekts entstandene Fachartikel mit dem Titel "Efficient Implementation of the SHA-512 Hash Function for 8-bit AVR Microcontrollers" präsentiert. Der Artikel befasst sich mit Assembler-Optimierungen für die Kompressionsfunktion der standardisierten und weit verbreiteten Hashfunktion SHA-512, wobei insbesondere erklärt wird, wie die Laufzeit der vier Sigma-Funktionen, die im Wesentlichen aus Rotationen von 64-Bit-Operanden bestehen, reduziert werden kann. Außerdem wird im Artikel ein neuer Ansatz zur Reduktion der Speicherzugriffe vorgestellt, der eine spezielle Adressierungsmethode von AVR-Prozessoren ausnutzt, und so ebenfalls wesentlich zur Verbesserung der Laufzeit beiträgt. Durch diese Optimierungen war es möglich, die Laufzeit der Assembler-Version auf ein Fünftel der Laufzeit der C-Implementierung zu reduzieren. Somit ist die im Artikel beschriebene Assembler-Software für SHA-512 die zurzeit schnellste Implementierung einer Hashfunktion mit 256-Bit-Kollisionsresistenz, die auf einem 8-Bit-Prozessor lauffähig ist. Alle weiteren Details über die Assembler-Optimierungen können im Fachartikel nachgelesen werden, der ebenso wie die Präsentationsfolien unter der Creative-Commons-Lizenz CC-BY-SA verfügbar ist: SHA512Paper.pdf, SHA512Slides.pdf.  

 

CAPTCHA
Diese Frage dient der Überprüfung, ob Sie ein menschlicher Besucher sind und um automatisierten SPAM zu verhindern.

    Weitere Blogbeiträge

    Datenschutzinformation
    Der datenschutzrechtliche Verantwortliche (Internet Privatstiftung Austria - Internet Foundation Austria, Österreich würde gerne mit folgenden Diensten Ihre personenbezogenen Daten verarbeiten. Zur Personalisierung können Technologien wie Cookies, LocalStorage usw. verwendet werden. Dies ist für die Nutzung der Website nicht notwendig, ermöglicht aber eine noch engere Interaktion mit Ihnen. Falls gewünscht, treffen Sie bitte eine Auswahl: